混合鍵合技術(shù)原理

混合鍵合（Hybrid Bonding）是一種先進(jìn)的集成電路封裝技術(shù)，主要用于實(shí)現(xiàn)不同芯片之間的高密度、高性能互聯(lián) 。其關(guān)鍵特征是通過(guò)直接銅對(duì)銅的連接方式取代傳統(tǒng)的凸點(diǎn)或焊球（bump）互連，從而能夠在極小的空間內(nèi)實(shí)現(xiàn)超精細(xì)間距的堆疊 。

在混合鍵合技術(shù)中，將兩片以上不相同的晶圓通過(guò)金屬互連來(lái)實(shí)現(xiàn)三維集成。這種技術(shù)是無(wú)凸塊的，它從基于焊料的凸塊技術(shù)轉(zhuǎn)向直接銅對(duì)銅連接，意味著頂部die和底部die彼此齊平，兩個(gè)芯片都沒(méi)有凸塊，而是只有可縮放至超細(xì)間距的銅焊盤 。例如，在長(zhǎng)江存儲(chǔ)的Xtacking架構(gòu)中，CMOS晶圓和Array晶圓之間就采用了Hybrid Bonding技術(shù)，其Cu接觸的間距已經(jīng)縮放到1微米以下 。

三維堆疊封裝的特點(diǎn)

3D封裝又稱為疊層芯片封裝技術(shù)，是指在不改變封裝體尺寸的前提下，在同一個(gè)封裝體內(nèi)于垂直方向疊放兩個(gè)以上芯片的封裝技術(shù) 。

（一）物理結(jié)構(gòu)與空間利用優(yōu)勢(shì)

3D封裝在垂直于芯片或封裝表面的Z方向上實(shí)現(xiàn)多層堆疊封裝，與傳統(tǒng)封裝相比具有顯著的尺寸小和重量輕的特點(diǎn)。它可以使系統(tǒng)的尺寸和重量降低為原來(lái)的1/40至1/50 。這種封裝方式的組裝效率高達(dá)200%以上，能夠讓單個(gè)封裝體實(shí)現(xiàn)更多功能，并且進(jìn)一步縮小外圍設(shè)備PCB的面積 。

（二）電氣性能提升

3D封裝體內(nèi)部單位面積的互連點(diǎn)數(shù)大大增加，集成度更高，外部連接點(diǎn)數(shù)更少，從而提高了IC芯片的工作穩(wěn)定性。芯片間導(dǎo)線長(zhǎng)度顯著縮短，信號(hào)傳輸速度得以提高，減少了信號(hào)時(shí)延與線路干擾，進(jìn)一步提高了電氣性能 。

（三）晶體管集成度增加

采用疊層3D封裝技術(shù)將使芯片所包含晶體管數(shù)目成倍的增加，具有體積小、性能高、功耗低等優(yōu)點(diǎn) 。

混合鍵合技術(shù)在三維堆疊封裝中的優(yōu)勢(shì)

（一）更高的互連密度與帶寬

混合鍵合技術(shù)采用微型銅到銅互連，在三維堆疊封裝中提供了比現(xiàn)有芯片堆疊互連方案更高的密度和帶寬。這有助于滿足現(xiàn)代高性能計(jì)算、數(shù)據(jù)中心等應(yīng)用對(duì)于高速數(shù)據(jù)傳輸?shù)男枨?。例如AMD使用臺(tái)積電的混合鍵合技術(shù)，這種技術(shù)為其提供了更高的帶寬，可實(shí)現(xiàn)下一代類似3D的設(shè)備和封裝 。

（二）更小的封裝尺寸與更高的集成度

混合鍵合是無(wú)凸塊的，從基于焊料的凸塊技術(shù)轉(zhuǎn)向直接銅對(duì)銅連接，頂部die和底部die彼此齊平，只有可縮放至超細(xì)間距的銅焊盤。這使得在進(jìn)行三維堆疊封裝時(shí)，可以實(shí)現(xiàn)更小的封裝尺寸，在相同的封裝體積內(nèi)能夠集成更多的芯片或者功能模塊，進(jìn)一步提高了集成度，符合電子設(shè)備不斷小型化、多功能化的發(fā)展趨勢(shì)。

（三）更低的功耗

與現(xiàn)有的堆疊和鍵合方法相比，混合鍵合技術(shù)可以降低功耗。這對(duì)于移動(dòng)設(shè)備、物聯(lián)網(wǎng)設(shè)備等對(duì)功耗要求嚴(yán)格的應(yīng)用場(chǎng)景非常有利，能夠延長(zhǎng)設(shè)備的續(xù)航時(shí)間或者降低設(shè)備的散熱要求，提高設(shè)備的可靠性和穩(wěn)定性。

（四）更高的可靠性

混合鍵合技術(shù)能夠?qū)崿F(xiàn)焊盤直徑≤1μm、無(wú)凸點(diǎn)的永久鍵合。這種無(wú)凸點(diǎn)的直接鍵合方式相比于傳統(tǒng)的倒裝焊等鍵合方式，減少了因凸點(diǎn)帶來(lái)的潛在連接問(wèn)題，如凸點(diǎn)的脫落、虛焊等，從而提高了鍵合的可靠性，進(jìn)而提高整個(gè)三維堆疊封裝結(jié)構(gòu)的可靠性，保障設(shè)備的正常運(yùn)行。

混合鍵合技術(shù)在三維堆疊封裝中的應(yīng)用案例

（一）AMD與臺(tái)積電的合作

AMD是第一家推出使用銅混合鍵合芯片的供應(yīng)商，它使用臺(tái)積電的混合鍵合技術(shù)。這種技術(shù)為AMD的產(chǎn)品提供了更高的密度和帶寬，有助于AMD在高性能計(jì)算、游戲等領(lǐng)域的芯片性能提升，滿足不斷增長(zhǎng)的市場(chǎng)需求，并且推動(dòng)了下一代類似3D的設(shè)備和封裝的發(fā)展 。

（二）長(zhǎng)江存儲(chǔ)的Xtacking架構(gòu)

長(zhǎng)江存儲(chǔ)的Xtacking架構(gòu)中，CMOS晶圓和Array晶圓之間采用了Hybrid Bonding技術(shù)。這一架構(gòu)下，Cu接觸的間距已經(jīng)縮放到1微米以下，幾乎是對(duì)hybrid bonding工藝應(yīng)用到爐火純青的結(jié)果。這得益于長(zhǎng)江存儲(chǔ)技術(shù)和量產(chǎn)團(tuán)隊(duì)在武漢新芯期間從事3D堆疊圖像傳感器所積累下的工藝經(jīng)驗(yàn) 。

（三）格芯的高性能計(jì)算應(yīng)用

格芯推出適用于高性能計(jì)算應(yīng)用的高密度3D堆疊測(cè)試芯片，該芯片采用格芯12nm Leading - Performance (12LP) FinFET工藝制造，運(yùn)用Arm 3D網(wǎng)狀互連技術(shù)，并且采用了晶圓與晶圓之間的混合鍵合技術(shù)。每平方毫米可連接多達(dá)100萬(wàn)個(gè)3D連接，拓展了12nm設(shè)計(jì)在未來(lái)的應(yīng)用，滿足數(shù)據(jù)中心、邊緣計(jì)算和高端消費(fèi)電子應(yīng)用的需求 。

先進(jìn)芯片封裝清洗介紹

·         合明科技研發(fā)的水基清洗劑配合合適的清洗工藝能為芯片封裝前提供潔凈的界面條件。

·         水基清洗的工藝和設(shè)備配置選擇對(duì)清洗精密器件尤其重要，一旦選定，就會(huì)作為一個(gè)長(zhǎng)期的使用和運(yùn)行方式。水基清洗劑必須滿足清洗、漂洗、干燥的全工藝流程。

·         污染物有多種，可歸納為離子型和非離子型兩大類。離子型污染物接觸到環(huán)境中的濕氣，通電后發(fā)生電化學(xué)遷移，形成樹(shù)枝狀結(jié)構(gòu)體，造成低電阻通路，破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層，在PCB板表層下生長(zhǎng)枝晶。除了離子型和非離子型污染物，還有粒狀污染物，例如焊料球、焊料槽內(nèi)的浮點(diǎn)、灰塵、塵埃等，這些污染物會(huì)導(dǎo)致焊點(diǎn)質(zhì)量降低、焊接時(shí)焊點(diǎn)拉尖、產(chǎn)生氣孔、短路等等多種不良現(xiàn)象。

·         這么多污染物，到底哪些才是最備受關(guān)注的呢？助焊劑或錫膏普遍應(yīng)用于回流焊和波峰焊工藝中，它們主要由溶劑、潤(rùn)濕劑、樹(shù)脂、緩蝕劑和活化劑等多種成分，焊后必然存在熱改性生成物，這些物質(zhì)在所有污染物中的占據(jù)主導(dǎo)，從產(chǎn)品失效情況來(lái)而言，焊后殘余物是影響產(chǎn)品質(zhì)量最主要的影響因素，離子型殘留物易引起電遷移使絕緣電阻下降，松香樹(shù)脂殘留物易吸附灰塵或雜質(zhì)引發(fā)接觸電阻增大，嚴(yán)重者導(dǎo)致開(kāi)路失效，因此焊后必須進(jìn)行嚴(yán)格的清洗，才能保障電路板的質(zhì)量。

·         合明科技運(yùn)用自身原創(chuàng)的產(chǎn)品技術(shù)，滿足芯片封裝工藝制程清洗的高難度技術(shù)要求，打破國(guó)外廠商在行業(yè)中的壟斷地位，為芯片封裝材料全面國(guó)產(chǎn)自主提供強(qiáng)有力的支持。