一、3D集成晶圓鍵合技術(shù)介紹

3D集成晶圓鍵合技術(shù)是一種在半導(dǎo)體制造領(lǐng)域具有重要意義的技術(shù)。它能夠通過建立不同表面之間的分子、原子間作用力，實(shí)現(xiàn)高至納米級精度的互聯(lián)，或以臨時鍵合的技術(shù)實(shí)現(xiàn)晶圓減薄，使工廠在仍使用現(xiàn)有設(shè)備的條件下，能夠在薄晶圓上實(shí)現(xiàn)各種制程，進(jìn)而支持3D封裝技術(shù)的實(shí)現(xiàn)與推廣，滿足超摩爾定律的要求。

混合鍵合（Hybrid Bonding）是其中一種先進(jìn)的晶圓鍵合技術(shù)，它有助于集成多個半導(dǎo)體元件以創(chuàng)建高密度、高性能的設(shè)備。與傳統(tǒng)封裝方法相比，混合鍵合可實(shí)現(xiàn)更高的互連密度，是3D集成和異構(gòu)片上系統(tǒng) (SoC) 應(yīng)用的關(guān)鍵技術(shù)?；旌湘I合的基本原理是結(jié)合了介電層和金屬層的連接，例如通過在晶圓之間形成直接的銅 - 銅（Cu - Cu）鍵合，實(shí)現(xiàn)芯片之間的互連。

除了混合鍵合，還有如熔融鍵合（Fusion Bonding）等技術(shù)。熔融或直接晶圓鍵合使介電層和功能團(tuán)，更精確的活化，懸掛在氫橋鍵的幫助下在晶圓之間橋接。該預(yù)鍵合步驟在室溫和大氣條件下進(jìn)行，僅在隨后的退火步驟中，低能氫參與反應(yīng)。

這些鍵合技術(shù)可以將不同的芯片或晶圓連接在一起，實(shí)現(xiàn)垂直方向上的集成，從而提高芯片的性能、功能密度以及減小芯片的體積等，對于現(xiàn)代電子設(shè)備向小型化、高性能化發(fā)展有著至關(guān)重要的作用。

二、3D集成晶圓鍵合技術(shù)的發(fā)展歷程

早期，傳統(tǒng)的鍵合技術(shù)如引線鍵合、倒裝芯片鍵合和硅通孔（TSV）鍵合等在半導(dǎo)體封裝領(lǐng)域占據(jù)主導(dǎo)地位。然而，隨著電子系統(tǒng)對于小型化高密度集成、多功能高性能集成、小體積低成本集成的需求不斷增長，傳統(tǒng)鍵合技術(shù)逐漸難以滿足要求。

在這樣的背景下，3D集成晶圓鍵合技術(shù)開始發(fā)展。代工廠、設(shè)備供應(yīng)商、研發(fā)機(jī)構(gòu)等開始研發(fā)更為先進(jìn)的鍵合技術(shù)，例如銅混合鍵合（Hybrid bonding）工藝，這項(xiàng)技術(shù)正在推動下一代2.5D和3D封裝技術(shù)的發(fā)展。雖然與現(xiàn)有的堆疊和鍵合方法相比，混合鍵合可以提供更高的帶寬和更低的功耗，但混合鍵合技術(shù)也更難實(shí)現(xiàn)。

眾多知名企業(yè)如英特爾、三星、華為、高通、羅姆、臺積電等，以及眾多高校、科研院所均圍繞晶圓級封裝鍵合開展了設(shè)備、器件、工藝的研究。例如英特爾在2022 IEEE國際電子器件會議上，發(fā)布了新的3D混合鍵合（hybrid bonding）技術(shù)，將功率密度和性能提升了10倍。在國內(nèi)，也有像中科青禾這樣的新興半導(dǎo)體創(chuàng)業(yè)公司積極參與到晶圓鍵合技術(shù)的研發(fā)中，其母公司青禾晶元的首席科學(xué)家須賀唯知是日本東京大學(xué)名譽(yù)教授，原日本電子封裝學(xué)會會長，也是晶圓鍵合領(lǐng)域的泰斗級人物。

從設(shè)備方面來看，相關(guān)設(shè)備的研發(fā)也在不斷進(jìn)步。例如奧地利弗洛里安的EV集團(tuán)(EVG)推出業(yè)內(nèi)首部用于晶片到晶圓（D2W）鍵合應(yīng)用的商用混合鍵合活化與清潔系統(tǒng)——EVG?320 D2W晶片準(zhǔn)備與活化系統(tǒng)，這也反映了3D集成晶圓鍵合技術(shù)在設(shè)備層面的不斷發(fā)展和完善。

三、當(dāng)前3D集成晶圓鍵合技術(shù)的應(yīng)用領(lǐng)域

（一）高性能計(jì)算領(lǐng)域

在高性能計(jì)算中，3D集成晶圓鍵合技術(shù)有助于提高計(jì)算性能。通過將不同功能的芯片（如處理器芯片和存儲芯片）進(jìn)行3D集成鍵合，可以大大縮短芯片之間的信號傳輸距離，減少信號延遲。例如，當(dāng)處理器和高速緩存（Cache）芯片進(jìn)行3D集成時，數(shù)據(jù)的讀取和寫入速度能夠顯著提高。因?yàn)閭鹘y(tǒng)的平面集成方式下，信號傳輸線路較長，會導(dǎo)致傳輸延遲，而3D集成可以將這些組件緊密結(jié)合，使得信號能夠以更快的速度傳輸，從而提高整個計(jì)算系統(tǒng)的運(yùn)行效率。

（二）智能手機(jī)等移動設(shè)備領(lǐng)域

對于智能手機(jī)等移動設(shè)備，小型化和高性能是兩大關(guān)鍵需求。3D集成晶圓鍵合技術(shù)可以在滿足高性能要求的同時，有效地減小芯片的體積。例如將多個傳感器芯片（如加速度計(jì)、陀螺儀等）與主處理器芯片進(jìn)行3D集成鍵合，可以減少整個芯片模組的物理空間占用，為手機(jī)內(nèi)部的其他組件騰出更多空間，同時也能夠降低功耗，延長電池續(xù)航時間。此外，在移動設(shè)備的圖像和視頻處理方面，通過將圖像傳感器芯片與圖像處理芯片進(jìn)行3D集成，可以提高圖像和視頻的處理速度和質(zhì)量，滿足用戶對于高清拍照、視頻通話等功能的需求。

（三）MEMS（微機(jī)電系統(tǒng)）領(lǐng)域

在MEMS領(lǐng)域，3D集成晶圓鍵合技術(shù)有著獨(dú)特的應(yīng)用。設(shè)備由MEMS領(lǐng)域應(yīng)用轉(zhuǎn)化到3D集成技術(shù)領(lǐng)域，表現(xiàn)出高對準(zhǔn)精度特點(diǎn)。大多數(shù)對準(zhǔn)、鍵合工藝都源于微機(jī)電系統(tǒng)（MEMS）制造技術(shù)，但應(yīng)用于3D集成的對準(zhǔn)精度要比傳統(tǒng)MEMS對準(zhǔn)精度提高5 - 10倍，目前設(shè)備對準(zhǔn)精度已經(jīng)達(dá)到亞微米級。這使得在制造微傳感器和微執(zhí)行器等MEMS器件時，可以實(shí)現(xiàn)更復(fù)雜、更精密的結(jié)構(gòu)和功能。例如在制造微型壓力傳感器時，通過3D集成晶圓鍵合技術(shù)可以將不同的功能層（如敏感層、電極層等）精確地鍵合在一起，提高傳感器的靈敏度和準(zhǔn)確性。

（四）邏輯存儲器應(yīng)用領(lǐng)域

晶圓到晶圓混合鍵合已成為一種很有前景的3D集成技術(shù)，可實(shí)現(xiàn)不斷增加的I/O密度以及功能芯片之間更高效的連接，在邏輯存儲器等應(yīng)用方面有著重要意義。為了實(shí)現(xiàn)邏輯存儲器等應(yīng)用（其中晶圓到晶圓鍵合發(fā)生在靠近前端的位置），必須將銅互連間距的縮放推至其最終極限，從而提高存儲器的讀寫速度和存儲容量等性能指標(biāo)。

四、3D集成晶圓鍵合技術(shù)的最新研究成果

（一）Cu/SiO?晶圓級混合鍵合技術(shù)研究進(jìn)展

在面向三維集成應(yīng)用的Cu/SiO?晶圓級混合鍵合技術(shù)方面取得了一定的研究成果。研究歸納了現(xiàn)有的晶圓級鍵合技術(shù)，包括直接鍵合、活化鍵合以及金屬固液互擴(kuò)散鍵合，并分析了其應(yīng)用于混合鍵合技術(shù)的可能性。進(jìn)一步總結(jié)了近年來部分Cu/SiO?混合鍵合技術(shù)的研究進(jìn)展，從原理上剖析該工藝得以實(shí)現(xiàn)的關(guān)鍵，這為國內(nèi)半導(dǎo)體行業(yè)在該技術(shù)領(lǐng)域的發(fā)展提供了重要的理論依據(jù)和技術(shù)參考，有助于國內(nèi)企業(yè)在Cu/SiO?晶圓級混合鍵合技術(shù)方面取得進(jìn)一步的突破，提高國內(nèi)在半導(dǎo)體封裝領(lǐng)域的技術(shù)水平。

（二）柔性光電極神經(jīng)探針的3D集成

中國青年學(xué)者領(lǐng)銜在最新Nature合作子刊發(fā)表了關(guān)于柔性光電極神經(jīng)探針的3D集成成果。這一成果表明3D集成晶圓鍵合技術(shù)在生物醫(yī)學(xué)領(lǐng)域也有了新的應(yīng)用拓展。柔性集成電子 - 光子系統(tǒng)已應(yīng)用于生物傳感、光遺傳神經(jīng)刺激和持續(xù)血糖監(jiān)測等方面，3D集成技術(shù)使得這些柔性光電極神經(jīng)探針能夠更好地實(shí)現(xiàn)其功能，例如提高信號采集和傳輸?shù)男实?，為生物醫(yī)學(xué)工程領(lǐng)域的發(fā)展提供了新的技術(shù)手段和研究方向。

（三）晶圓到晶圓混合鍵合的互連間距突破

在晶圓到晶圓混合鍵合技術(shù)方面，研究朝著將互連間距突破400納米的方向發(fā)展。更小的互連間距意味著更高的I/O密度以及功能芯片之間更高效的連接。這一成果將有助于進(jìn)一步提高芯片的性能，特別是在邏輯存儲器等應(yīng)用場景中，能夠提升芯片的讀寫速度、數(shù)據(jù)處理能力等性能指標(biāo)，推動3D集成晶圓鍵合技術(shù)在高性能芯片制造領(lǐng)域的發(fā)展。

五、3D集成晶圓鍵合技術(shù)的發(fā)展趨勢

（一）更高的集成度

隨著電子設(shè)備不斷朝著小型化、多功能化發(fā)展，3D集成晶圓鍵合技術(shù)將朝著更高的集成度發(fā)展。這意味著在垂直方向上能夠集成更多的芯片或功能層。例如，在一個封裝體內(nèi)，不僅可以集成處理器、存儲器等傳統(tǒng)芯片，還可能集成更多種類的傳感器、射頻芯片等。通過進(jìn)一步提高集成度，可以大大減小整個芯片模組的體積，滿足如可穿戴設(shè)備等對于超小型化芯片的需求。同時，更高的集成度也有助于提高信號傳輸速度和系統(tǒng)的整體性能，減少信號在不同芯片之間傳輸?shù)难舆t，實(shí)現(xiàn)更快的數(shù)據(jù)處理。

（二）更小的互連間距

目前，研究已經(jīng)在朝著將晶圓到晶圓混合鍵合的互連間距突破400納米的方向努力，未來這一趨勢將繼續(xù)發(fā)展。更小的互連間距能夠?qū)崿F(xiàn)更高的I/O密度，使得芯片之間可以在單位面積上建立更多的連接通道。這對于提高芯片的帶寬、數(shù)據(jù)傳輸速度以及功能密度有著重要意義。例如在高性能計(jì)算和數(shù)據(jù)中心應(yīng)用中，更小的互連間距可以提高服務(wù)器之間的數(shù)據(jù)交互速度，從而提升整個數(shù)據(jù)中心的運(yùn)算效率。

（三）多材料、異質(zhì)集成

未來的3D集成晶圓鍵合技術(shù)將更多地涉及多材料、異質(zhì)集成。硅基三維集成微系統(tǒng)可集成化合物半導(dǎo)體、CMOS、MEMS等芯片，充分發(fā)揮不同材料、器件和結(jié)構(gòu)的優(yōu)勢，可實(shí)現(xiàn)傳統(tǒng)組件電路的芯片化、不同節(jié)點(diǎn)邏輯集成電路芯片的集成化，從而提升信號處理等電子產(chǎn)品的性價比。通過將不同材料（如硅、化合物半導(dǎo)體等）和不同類型的器件（如邏輯器件、存儲器件、傳感器等）進(jìn)行3D集成鍵合，可以實(shí)現(xiàn)更多樣化的功能。例如將硅基的邏輯電路與化合物半導(dǎo)體的光電器件進(jìn)行集成，可以在一個芯片上同時實(shí)現(xiàn)邏輯運(yùn)算和光電轉(zhuǎn)換功能，為光通信、光計(jì)算等領(lǐng)域提供新的技術(shù)解決方案。

（四）與其他技術(shù)的融合發(fā)展

3D集成晶圓鍵合技術(shù)將與其他半導(dǎo)體制造技術(shù)融合發(fā)展。例如與光刻技術(shù)、蝕刻技術(shù)等傳統(tǒng)半導(dǎo)體制造工藝相結(jié)合，在提高鍵合精度的同時，優(yōu)化整個芯片制造流程。此外，還可能與新興的技術(shù)如量子技術(shù)、柔性電子技術(shù)等進(jìn)行融合。在量子技術(shù)方面，如果能夠?qū)⒘孔有酒c傳統(tǒng)的半導(dǎo)體芯片通過3D集成晶圓鍵合技術(shù)進(jìn)行集成，有望推動量子計(jì)算技術(shù)的實(shí)用化進(jìn)程；在柔性電子技術(shù)方面，3D集成晶圓鍵合技術(shù)可以用于制造柔性的多功能芯片，拓展柔性電子設(shè)備的應(yīng)用范圍。

先進(jìn)芯片封裝清洗介紹

·         合明科技研發(fā)的水基清洗劑配合合適的清洗工藝能為芯片封裝前提供潔凈的界面條件。

·         水基清洗的工藝和設(shè)備配置選擇對清洗精密器件尤其重要，一旦選定，就會作為一個長期的使用和運(yùn)行方式。水基清洗劑必須滿足清洗、漂洗、干燥的全工藝流程。

·         污染物有多種，可歸納為離子型和非離子型兩大類。離子型污染物接觸到環(huán)境中的濕氣，通電后發(fā)生電化學(xué)遷移，形成樹枝狀結(jié)構(gòu)體，造成低電阻通路，破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層，在PCB板表層下生長枝晶。除了離子型和非離子型污染物，還有粒狀污染物，例如焊料球、焊料槽內(nèi)的浮點(diǎn)、灰塵、塵埃等，這些污染物會導(dǎo)致焊點(diǎn)質(zhì)量降低、焊接時焊點(diǎn)拉尖、產(chǎn)生氣孔、短路等等多種不良現(xiàn)象。

·         這么多污染物，到底哪些才是最備受關(guān)注的呢？助焊劑或錫膏普遍應(yīng)用于回流焊和波峰焊工藝中，它們主要由溶劑、潤濕劑、樹脂、緩蝕劑和活化劑等多種成分，焊后必然存在熱改性生成物，這些物質(zhì)在所有污染物中的占據(jù)主導(dǎo)，從產(chǎn)品失效情況來而言，焊后殘余物是影響產(chǎn)品質(zhì)量最主要的影響因素，離子型殘留物易引起電遷移使絕緣電阻下降，松香樹脂殘留物易吸附灰塵或雜質(zhì)引發(fā)接觸電阻增大，嚴(yán)重者導(dǎo)致開路失效，因此焊后必須進(jìn)行嚴(yán)格的清洗，才能保障電路板的質(zhì)量。

·         合明科技運(yùn)用自身原創(chuàng)的產(chǎn)品技術(shù)，滿足芯片封裝工藝制程清洗的高難度技術(shù)要求，打破國外廠商在行業(yè)中的壟斷地位，為芯片封裝材料全面國產(chǎn)自主提供強(qiáng)有力的支持。