扇出型晶圓級(jí)封裝工藝流程概述

扇出型晶圓級(jí)封裝（Fan - Out Wafer Level Package，F(xiàn)OWLP）是一種先進(jìn)的封裝技術(shù)，在現(xiàn)代半導(dǎo)體封裝領(lǐng)域具有重要地位。

一、扇出型晶圓級(jí)封裝工藝流程介紹

扇出型晶圓級(jí)封裝技術(shù)旨在解決傳統(tǒng)封裝技術(shù)在應(yīng)對(duì)高密度布線、高性能要求以及多芯片集成等方面的局限性。它能夠在芯片尺寸以外的區(qū)域進(jìn)行I/O接點(diǎn)的布線設(shè)計(jì)，從而提高I/O接點(diǎn)數(shù)量，并且利用RDL（重分布層）工藝增加芯片可使用的布線區(qū)域，充分利用芯片有效面積以降低成本。這種封裝技術(shù)完成芯片錫球連接后，無(wú)需封裝載板便可直接焊接在印刷線路板上，有助于縮短信號(hào)傳輸距離，提高電學(xué)性能，能夠形成功率損耗更低、功能性更強(qiáng)的芯片封裝結(jié)構(gòu)，因此被廣泛應(yīng)用于系統(tǒng)級(jí)封裝（System in a Package，SiP）和3D芯片封裝等領(lǐng)域 。

二、扇出型晶圓級(jí)封裝工藝流程步驟

（一）基于不同工藝組合的流程

1. 面朝上的先芯片處理（Chip first - face up）

• 首先，將芯片以線路面朝上的方式放置。

• 接著采用RDL（重分布層）工藝構(gòu)建凸塊，RDL工藝是扇出型封裝中的關(guān)鍵工藝，它通過(guò)在晶圓表面沉積金屬層和絕緣層形成相應(yīng)的金屬布線圖案，對(duì)芯片的I/O焊盤(pán)重新布局。在這個(gè)過(guò)程中，可能會(huì)涉及到如在晶圓表面涂覆感光絕緣材料（如PI材料），使用光刻機(jī)進(jìn)行曝光顯影，濺射Ti作為阻擋層和Cu作為導(dǎo)電的種子層，涂覆光刻膠曝光顯影后電鍍銅，最后剝離光刻膠并蝕刻Ti/Cu種子層等操作來(lái)完成RDL的制作。

• 然后讓I/O接觸點(diǎn)連接，通過(guò)這些連接實(shí)現(xiàn)芯片與外部的電氣連接。

• 最后對(duì)單元芯片進(jìn)行切割，將封裝好的芯片從晶圓上分離出來(lái)。不過(guò)這種工藝由于需要利用化學(xué)機(jī)械拋光（CMP）將塑封層減薄，所以成本較高，一般封裝廠較少采用 。

2. 面朝下的先芯片處理（Chip first - face down）

• 芯片以線路面朝下的方式進(jìn)行操作，與面朝上的先芯片處理的區(qū)別主要在于芯片帶有焊盤(pán)一側(cè)的放置方向不同。

• 先進(jìn)行芯片的放置，然后進(jìn)行相關(guān)的布線和連接操作，在移除載板并添加RDL制程時(shí)易造成翹曲，所以在工藝操作時(shí)需要提前防范。這種工藝在封裝廠應(yīng)用較多，例如蘋(píng)果的A10處理器就采用了這種封裝工藝 。

3. 面朝下的后芯片處理（Chip last - face down）

• 首先在臨時(shí)膠帶表面進(jìn)行RDL工藝，先構(gòu)建好布線層。

• 之后通過(guò)面朝下的方式將芯片與RDL互連，在這個(gè)過(guò)程中要確保芯片與布線層的準(zhǔn)確連接。

• 接著在注塑機(jī)中進(jìn)行塑封，塑封的目的是保護(hù)芯片和內(nèi)部的連接結(jié)構(gòu)。

• 然后進(jìn)行植錫球操作，錫球是芯片與外部電路板連接的重要部件。

• 最后完成切割，得到單個(gè)的封裝芯片。這種工藝先采用RDL工藝，可以降低芯片封裝制程產(chǎn)生的不合格率，目前在封裝廠應(yīng)用也較多 。

• 
  

（二）通用流程步驟

1. 切割

• 從晶圓代工廠生產(chǎn)完成的晶圓經(jīng)過(guò)測(cè)試后進(jìn)入生產(chǎn)線，扇出型封裝的第一步是將來(lái)料晶圓切割成為裸晶。扇出型封裝的特點(diǎn)是將切割后的裸晶組合成為重構(gòu)晶圓，重構(gòu)晶圓上裸晶之間的距離相對(duì)更大，這有利于構(gòu)造單位面積更大、輸入輸出（I/O）更多的芯片成品 。

2. 塑封、去除載片

• 在完成重構(gòu)晶圓的貼片后，對(duì)重構(gòu)晶圓進(jìn)行塑封。塑封材料可以是環(huán)氧樹(shù)脂等，塑封的作用是固定和保護(hù)裸晶，防止芯片受到外界的物理?yè)p傷和化學(xué)腐蝕。

• 然后將重構(gòu)晶圓載片移除，這樣可以將裸晶對(duì)外的輸入輸出接口（I/O）露出，為后續(xù)的布線和連接操作做好準(zhǔn)備 。

3. 制作再布線層（RDL）

• 為了將裸晶上的接口（I/O）引出至方便焊接的位置，在晶圓上通過(guò)金屬布線工藝制作再布線層（RDL）。RDL的制作工藝有多種，如感光高分子聚合物+電鍍銅+蝕刻，首先在整個(gè)晶圓表面涂覆一層感光絕緣的PI材料，然后使用光刻機(jī)對(duì)感光絕緣層進(jìn)行曝光顯影；感光絕緣層在200℃的環(huán)境下烘烤一小時(shí)后形成大約5微米厚的絕緣層；在175℃的環(huán)境下通過(guò)PVD設(shè)備在整個(gè)晶圓表面濺射Ti作為阻擋層（Barrier Layer）和Cu作為導(dǎo)電的種子層；再通過(guò)涂覆光刻膠曝光顯影；接著在暴露出來(lái)的Ti/Cu層上電鍍銅，用于增加銅層厚度，確保芯片線路的導(dǎo)電性；剝離光刻膠并蝕刻Ti/Cu種子層，此時(shí)第一層的RDL制作完成。重復(fù)上述步驟便可形成更多層的RDL線路。另一種工藝PECVD+Cu - damascene+CMP也可用于制作RDL，這種工藝使用SiO2或Si3N4作為絕緣層，并使用電鍍工藝在整個(gè)晶圓上沉積一層銅，然后使用CMP去除凹槽外多余的銅和種子層以制備RDL的銅導(dǎo)電層 。

4. 晶圓減薄

• 為使芯片成品更輕薄，對(duì)晶圓進(jìn)行減薄加工。晶圓減薄可以采用化學(xué)機(jī)械拋光（CMP）等工藝，通過(guò)去除晶圓表面的部分材料，達(dá)到減小晶圓厚度的目的。減薄后的晶圓在后續(xù)的應(yīng)用中可以更好地滿足電子設(shè)備對(duì)于小型化、輕量化的要求，同時(shí)也有助于提高芯片的散熱性能等 。

5. 植球

• 在再布線層（RDL）所連接的金屬焊盤(pán)上進(jìn)行植球操作。植球是將焊膏和焊料球通過(guò)掩膜板進(jìn)行準(zhǔn)確定位，將焊料球放置于凸點(diǎn)下金屬層（UBM）上，UBM采用和RDL類(lèi)似的工藝流程制作，然后將帶有焊料球的晶圓放入回流爐中，焊料經(jīng)回流融化與UBM形成良好的浸潤(rùn)結(jié)合，達(dá)到良好的焊接效果，這些焊料球?qū)⒆鳛樾酒c印刷電路板（PCB）連接的接口 。

6. 晶圓切割、芯片成品

• 最后將重構(gòu)晶圓進(jìn)行切割，以得到獨(dú)立的芯片。切割過(guò)程需要精確控制，確保每個(gè)芯片的完整性和性能，切割后的芯片就可以用于各種電子設(shè)備的組裝和應(yīng)用了 。

三、扇出型晶圓級(jí)封裝工藝的關(guān)鍵技術(shù)

（一）重分布層（RDL）技術(shù)

1. RDL技術(shù)原理

• RDL技術(shù)是在晶圓表面沉積金屬層和相應(yīng)的介質(zhì)層，并形成金屬布線，在芯片上構(gòu)建一層金屬線路網(wǎng)絡(luò)。它的主要作用是將裸片（芯片）的I/O（輸入/輸出）端口進(jìn)行重新布局，把這些端口通過(guò)半導(dǎo)體工藝的方式延伸到芯片的表面，擴(kuò)展布局到新的、占位更為寬松的區(qū)域，并形成面陣列排布。這樣一來(lái)，在封裝過(guò)程中就可以直接連接到重布線層上的觸點(diǎn)，而不只是連接到裸片的邊緣。例如，在傳統(tǒng)封裝中，裸片的I/O觸點(diǎn)通常位于芯片的邊緣或四周，限制了連接密度和封裝的靈活性，而RDL技術(shù)可以有效解決這個(gè)問(wèn)題，提高了連接密度、降低了封裝難度，并提供了更靈活的布線選項(xiàng)，從而提高了封裝的靈活性和可靠性。由于RDL技術(shù)可以實(shí)現(xiàn)更短的信號(hào)傳輸路徑、更好的電熱性能和噪聲抑制能力，所以在對(duì)熱管理和信號(hào)完整性要求較高的應(yīng)用中，如高性能計(jì)算、通信設(shè)備等，具有很大的優(yōu)勢(shì) 。

2. RDL工藝步驟

• 首先在整個(gè)晶圓表面涂覆一層感光絕緣的PI材料，這層材料將作為后續(xù)工藝的基礎(chǔ)。

• 然后使用光刻機(jī)對(duì)感光絕緣層進(jìn)行曝光顯影，通過(guò)光刻技術(shù)將設(shè)計(jì)好的電路圖案轉(zhuǎn)移到感光絕緣層上。

• 感光絕緣層在200℃的環(huán)境下烘烤一小時(shí)后形成大約5微米厚的絕緣層，烘烤過(guò)程有助于提高絕緣層的性能和穩(wěn)定性。

• 在175℃的環(huán)境下通過(guò)物理氣相沉積（PVD）設(shè)備在整個(gè)晶圓表面濺射Ti作為阻擋層（Barrier Layer）和Cu作為導(dǎo)電的種子層，阻擋層可以防止不同金屬層之間的相互擴(kuò)散，種子層則為后續(xù)的電鍍銅提供導(dǎo)電基礎(chǔ)。

• 再通過(guò)涂覆光刻膠曝光顯影，進(jìn)一步確定需要電鍍銅的區(qū)域。

• 接著在暴露出來(lái)的Ti/Cu層上電鍍銅，電鍍銅的目的是增加銅層厚度，確保芯片線路的導(dǎo)電性，因?yàn)殂~具有良好的導(dǎo)電性能。

• 最后剝離光刻膠并蝕刻Ti/Cu種子層，此時(shí)第一層的RDL制作完成。如果需要多層RDL線路，則重復(fù)上述步驟即可。

• 以感光高分子聚合物+電鍍銅+蝕刻這種常見(jiàn)的RDL工藝為例，其步驟如下：

（二）芯片的精確放置與定位技術(shù)

1. 芯片放置的準(zhǔn)確性要求

• 在扇出型晶圓級(jí)封裝中，芯片位置的精確度非常關(guān)鍵。在重新建構(gòu)排布時(shí)，必須要維持芯片從抓取到放置（Pick and Place）于載具上的位置不發(fā)生偏移，甚至在鑄模作業(yè)時(shí)，也不可發(fā)生偏移。因?yàn)槿绻酒恢冒l(fā)生偏移，會(huì)導(dǎo)致后續(xù)的布線連接不準(zhǔn)確，影響芯片的電氣性能和封裝的成品率。例如，在面朝下的先芯片處理工藝中，芯片的精確放置對(duì)于后續(xù)的RDL制程以及整個(gè)封裝的質(zhì)量都有著至關(guān)重要的影響。如果芯片放置不準(zhǔn)確，在移除載板并添加RDL制程時(shí)，可能會(huì)造成芯片與布線層之間的連接不良，或者導(dǎo)致芯片在后續(xù)的加工過(guò)程中受到不均勻的應(yīng)力，從而產(chǎn)生翹曲等問(wèn)題 。

2. 實(shí)現(xiàn)精確放置的技術(shù)手段

• 為了實(shí)現(xiàn)芯片的精確放置，通常會(huì)采用高精度的芯片拾取和放置設(shè)備。這些設(shè)備具有精確的定位系統(tǒng)，可以將芯片準(zhǔn)確地放置在預(yù)定的位置上。同時(shí)，在放置過(guò)程中，還會(huì)采用視覺(jué)識(shí)別技術(shù)，通過(guò)攝像頭等設(shè)備對(duì)芯片的位置進(jìn)行實(shí)時(shí)監(jiān)測(cè)和調(diào)整。此外，載具的設(shè)計(jì)也對(duì)芯片的精確放置有著重要影響，載具需要具有高精度的平面度和定位結(jié)構(gòu)，以確保芯片能夠穩(wěn)定地放置在正確的位置上。

（三）晶圓的翹曲控制技術(shù)

1. 晶圓翹曲產(chǎn)生的原因

• 芯片放置于臨時(shí)載板的過(guò)程中，晶圓經(jīng)過(guò)切割后，芯片在載板上重新排布時(shí)會(huì)產(chǎn)生翹曲（Warpage）問(wèn)題。這是因?yàn)橹匦陆?gòu)的晶圓含有塑膠、硅及金屬材料，硅與膠體的比例在X、Y、Z三方向不同，鑄模在加熱及冷卻時(shí)的熱脹冷縮會(huì)影響晶圓的翹曲行為。例如，在面朝下的先芯片處理工藝中，當(dāng)移除載板并添加RDL制程時(shí)，由于材料的熱膨脹系數(shù)差異和工藝過(guò)程中的應(yīng)力變化，容易導(dǎo)致晶圓翹曲。晶圓翹曲會(huì)影響芯片與其他部件的連接質(zhì)量，增加封裝的難度和降低成品率 。

2. 翹曲控制的技術(shù)措施

• 為了控制晶圓的翹曲，可以從材料選擇、工藝優(yōu)化和設(shè)備改進(jìn)等方面入手。在材料選擇方面，可以選擇熱膨脹系數(shù)匹配的材料來(lái)制作芯片、載板和封裝材料等，減少由于材料差異導(dǎo)致的翹曲。例如，選擇合適的環(huán)氧樹(shù)脂材料用于塑封，可以降低其與硅芯片之間的熱膨脹系數(shù)差異。在工藝優(yōu)化方面，合理控制加熱和冷卻的速率，避免溫度急劇變化導(dǎo)致的翹曲。在設(shè)備改進(jìn)方面，采用高精度的壓力控制系統(tǒng)，在塑封等工藝過(guò)程中均勻施加壓力，減少應(yīng)力不均勻?qū)е碌穆N曲。

四、扇出型晶圓級(jí)封裝工藝流程的優(yōu)勢(shì)與不足

（一）優(yōu)勢(shì)

1. 封裝尺寸小

• 由于沒(méi)有引線、鍵合和塑膠工藝，封裝無(wú)需向芯片外擴(kuò)展，使得扇出型晶圓級(jí)封裝（FOWLP）的封裝尺寸幾乎等于芯片尺寸。這種小型化的封裝尺寸符合現(xiàn)代電子設(shè)備對(duì)于小型化、輕薄化的發(fā)展趨勢(shì)，例如在智能手機(jī)、可穿戴設(shè)備等對(duì)空間要求苛刻的產(chǎn)品中，可以有效節(jié)省電路板空間，提高產(chǎn)品的集成度 。

2. 高傳輸速度

• 與傳統(tǒng)金屬引線產(chǎn)品相比，F(xiàn)OWLP一般有較短的連接線路。在高效能要求如高頻下，較短的連接線路可以減少信號(hào)傳輸?shù)难舆t，提高信號(hào)傳輸?shù)乃俣群唾|(zhì)量。例如在高速通信芯片的封裝中，扇出型晶圓級(jí)封裝可以更好地滿足高速信號(hào)傳輸?shù)囊?，有助于提高通信設(shè)備的性能 。

3. 高密度連接

• FOWLP可運(yùn)用數(shù)組式連接，芯片和電路板之間連接不限制于芯片四周，提高了單位面積的連接密度。這使得在相同的芯片面積上可以實(shí)現(xiàn)更多的I/O連接點(diǎn)，滿足現(xiàn)代芯片對(duì)于多功能、高性能的需求。例如在多芯片模塊（MCM）封裝中，可以通過(guò)扇出型晶圓級(jí)封裝實(shí)現(xiàn)多個(gè)芯片之間的高密度連接，提高系統(tǒng)的集成度和性能 。

4. 生產(chǎn)周期短

• 扇出型晶圓級(jí)封裝從芯片制造到、封裝到成品的整個(gè)過(guò)程中，中間環(huán)節(jié)大大減少。相比于傳統(tǒng)的封裝工藝，它不需要進(jìn)行引線框架的組裝、鍵合等復(fù)雜工序，生產(chǎn)效率高，周期縮短很多。這有助于提高芯片的生產(chǎn)效率，降低生產(chǎn)成本，并且可以更快地將產(chǎn)品推向市場(chǎng)，滿足市場(chǎng)的快速變化需求 。

5. 工藝成本低

• FOWLP是在硅片層面上完成封裝測(cè)試的，以批量化的生產(chǎn)方式達(dá)到成本最小化的目標(biāo)。其成本取決于每個(gè)硅片上合格芯片的數(shù)量，隨著芯片設(shè)計(jì)尺寸減小和硅片尺寸增大的發(fā)展趨勢(shì)，單個(gè)器件封裝的成本相應(yīng)地減少。而且FOWLP可充分利用晶圓制造設(shè)備，生產(chǎn)設(shè)施費(fèi)用低。例如在大規(guī)模生產(chǎn)的情況下，扇出型晶圓級(jí)封裝可以通過(guò)規(guī)模經(jīng)濟(jì)降低封裝成本，提高產(chǎn)品的競(jìng)爭(zhēng)力 。

6. 異構(gòu)集成能力

• 扇出型晶圓級(jí)封裝能夠?qū)崿F(xiàn)多芯片和組件的異構(gòu)集成。它可以將不同功能、不同工藝制造的芯片集成在一起，形成一個(gè)功能更強(qiáng)大、性能更優(yōu)越的系統(tǒng)級(jí)封裝。例如，可以將處理器芯片、存儲(chǔ)器芯片和傳感器芯片等集成在一個(gè)封裝內(nèi)，實(shí)現(xiàn)系統(tǒng)的小型化和高性能化，這在物聯(lián)網(wǎng)（IoT）設(shè)備、智能汽車(chē)等領(lǐng)域有著廣泛的應(yīng)用前景 。

（二）不足

1. 焊接點(diǎn)的熱膨脹問(wèn)題

• 因FOWLP的結(jié)構(gòu)與球柵陣列（BGA）相似，F(xiàn)OWLP焊接點(diǎn)的熱膨脹情況與BGA非常相近，F(xiàn)OWLP中錫球的關(guān)鍵位置在芯片的下方，同樣在芯片和印刷電路板（PCB）之間也會(huì)發(fā)生熱膨脹系數(shù)不匹配的問(wèn)題。當(dāng)芯片在工作過(guò)程中溫度發(fā)生變化時(shí)，由于熱膨脹系數(shù)的差異，焊接點(diǎn)會(huì)受到應(yīng)力的作用，可能導(dǎo)致焊接點(diǎn)的開(kāi)裂、松動(dòng)等問(wèn)題，從而影響芯片的電氣連接和可靠性 。

2. 芯片位置的精確度要求高帶來(lái)的挑戰(zhàn)

• 如前面所述，在重新建構(gòu)排布時(shí)，必須要維持芯片從抓取到放置（Pick and Place）于載具上的位置不發(fā)生偏移，甚至在鑄模作業(yè)時(shí)，也不可發(fā)生偏移。這種對(duì)芯片位置精確度的高要求增加了封裝工藝的難度。在實(shí)際生產(chǎn)過(guò)程中，要實(shí)現(xiàn)高精度的芯片放置需要昂貴的設(shè)備和復(fù)雜的技術(shù)手段，并且即使采用了這些措施，仍然存在芯片位置偏移的風(fēng)險(xiǎn)，一旦芯片位置發(fā)生偏移，就會(huì)影響封裝的質(zhì)量和成品率 。

3. 晶圓的翹曲問(wèn)題

• 芯片放置于臨時(shí)載板的過(guò)程中，晶圓經(jīng)過(guò)切割后，芯片在載板上重新排布時(shí)產(chǎn)生的翹曲（Warpage）問(wèn)題仍然是一個(gè)重大挑戰(zhàn)。盡管可以采取一些措施來(lái)控制翹曲，但由于涉及到多種材料的復(fù)合結(jié)構(gòu)以及復(fù)雜的工藝過(guò)程，要完全解決翹曲問(wèn)題仍然比較困難。晶圓翹曲會(huì)導(dǎo)致芯片與其他部件的連接不良，影響封裝的質(zhì)量和性能，并且可能會(huì)導(dǎo)致芯片在后續(xù)的使用過(guò)程中出現(xiàn)可靠性問(wèn)題 。

4. 模具移位問(wèn)題

• 模具移位是扇出型晶圓級(jí)封裝中的另一個(gè)工藝難題，它是指放置在載體晶圓上和包覆成型過(guò)程中模具輕微移動(dòng)。對(duì)于基于晶圓的技術(shù)來(lái)說(shuō)，模具移位是一個(gè)挑戰(zhàn)，并且隨著對(duì)面板級(jí)封裝的尺寸變大，模具移位變得更加關(guān)鍵。模具移位會(huì)影響芯片的封裝形狀和尺寸精度，導(dǎo)致封裝不合格，增加生產(chǎn)成本 。

五、扇出型晶圓級(jí)封裝工藝流程實(shí)例分析

以蘋(píng)果公司在其A10處理器中采用的面朝下的先芯片處理工藝為例。

（一）工藝選擇的原因

1. 性能與成本的平衡

• 面朝下的先芯片處理工藝在滿足A10處理器性能要求的同時(shí)，能夠在成本方面達(dá)到較好的平衡。這種工藝可以利用已有的設(shè)備和技術(shù)基礎(chǔ)，通過(guò)合理的工藝優(yōu)化來(lái)實(shí)現(xiàn)

先進(jìn)芯片封裝清洗介紹

合明科技研發(fā)的水基清洗劑配合合適的清洗工藝能為芯片封裝前提供潔凈的界面條件。

水基清洗的工藝和設(shè)備配置選擇對(duì)清洗精密器件尤其重要，一旦選定，就會(huì)作為一個(gè)長(zhǎng)期的使用和運(yùn)行方式。水基清洗劑必須滿足清洗、漂洗、干燥的全工藝流程。

污染物有多種，可歸納為離子型和非離子型兩大類(lèi)。離子型污染物接觸到環(huán)境中的濕氣，通電后發(fā)生電化學(xué)遷移，形成樹(shù)枝狀結(jié)構(gòu)體，造成低電阻通路，破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層，在PCB板表層下生長(zhǎng)枝晶。除了離子型和非離子型污染物，還有粒狀污染物，例如焊料球、焊料槽內(nèi)的浮點(diǎn)、灰塵、塵埃等，這些污染物會(huì)導(dǎo)致焊點(diǎn)質(zhì)量降低、焊接時(shí)焊點(diǎn)拉尖、產(chǎn)生氣孔、短路等等多種不良現(xiàn)象。

這么多污染物，到底哪些才是最備受關(guān)注的呢？助焊劑或錫膏普遍應(yīng)用于回流焊和波峰焊工藝中，它們主要由溶劑、潤(rùn)濕劑、樹(shù)脂、緩蝕劑和活化劑等多種成分，焊后必然存在熱改性生成物，這些物質(zhì)在所有污染物中的占據(jù)主導(dǎo)，從產(chǎn)品失效情況來(lái)而言，焊后殘余物是影響產(chǎn)品質(zhì)量最主要的影響因素，離子型殘留物易引起電遷移使絕緣電阻下降，松香樹(shù)脂殘留物易吸附灰塵或雜質(zhì)引發(fā)接觸電阻增大，嚴(yán)重者導(dǎo)致開(kāi)路失效，因此焊后必須進(jìn)行嚴(yán)格的清洗，才能保障電路板的質(zhì)量。

合明科技運(yùn)用自身原創(chuàng)的產(chǎn)品技術(shù)，滿足芯片封裝工藝制程清洗的高難度技術(shù)要求，打破國(guó)外廠商在行業(yè)中的壟斷地位，為芯片封裝材料全面國(guó)產(chǎn)自主提供強(qiáng)有力的支持。